This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. : E 01 L 21/56

Seq. No. for Official Use: R-6835-57

TIME OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SEO 60-148864, July 5, 1985

DIFFICE .

: Truneo KAMATA, NEC Tamagata, Ltd.

4-12-12 Ritamachi, Yamagata-Shi

APPLICANT

: REC Yamagara, Ltd.

4-12-12 Kitamachi, Tamagata-Shi

AGERT

: Hitoshi UCHIEAPA, Patent Agent

NEWSER OF INVENTIONS: 1

RECUEST POR EXAMINATION : None

1. Mitle of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

2. <u>Clain</u>

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Pield of commercial utility]

This invention relates to a method of nanufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with resin.

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a resin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as measurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

(Example)

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is mounted and immobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, miniature leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Fig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view f the printed circuit substrate.

Mg. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



,

◎公開特許公報(A)

昭62-9639

@Int.Cl.

の代 理 人

無別記号

庁内整理番号 R-6835-5F

母公開 昭和62年(1987)1月17日

H 01 L 21/56

警査請求 未請求 発明の数 1 (全2頁)

半導体装置の製造方法 ❷発明の名称

22 2260-148864 の特

经出 班 昭60(1985)7月5日

常郎 既 俣 份発 明 者 山形日本電気株式会社 砂出 既 人 升理士 内 原 晋

山形市北町 4 丁目12番12号 山形日本電気株式会社内

山形市北町 4 丁目12番12号

1 発明の名称 半導体装備の製造方法

2 特許請求の疑問

パターンニングされた配線を有するブリント配 銀蓋板化牛選体テップを搭取し、放牛選体テップ の電板と鉄紀配慮との総数を行い、依頼制止後と れを切断分離するととも将根とする半導体基盤の 製造方法。

3. 発明の許諾な説明

(宝安上の利用分野)

本発明は、半導体製食の製造方法に関し、特に 小型トランジスタ。ダイオード、小型ICのテァ プ部品を信念度率くかつ安価化技供するものであ ۵.

(女朱の技術)

女夫、 との我の牛選件チェブ飛品は、 パンテン

グされたリードフレームに半退体ペレットを搭数・ 葛巖を行ったのち、リード形状の加工を行いテッ プ犯状にするもので、セラミック配品に半過化べ レットを搭載・銃撃し機能到止するものがある。 [発明必解決しようとする問題点]

女法の女法に基づくものは、和者の外では対止 技化サード加工を行うために制度性等の面で劣化 が見られる外、形状寸法のパラフャが大きいとい う久点がもり、実装工程でのトラブルの気器とな っている。

又、茯苓の気では、材料が高価である事の外に 材料裏紙の寸法パラッキ。剣止寸佐パラッキが大 をいという欠点がおり、ヤはり実装工程でのトラ ブルの景因となっている。

(問題点を解決するための手数)

本発明は、おらかじめ忠子療道に合致したパタ ーンニングを施したプリント配謝書板に半導体ペ レットを搭載し、必要な肉部結業を行い、そのほ 女子面を物語で対止し、しかる徒剣止ਲブリント 配置部長を切断分取し、個Aの半減体太子に分離 するものである。このB、ま子のな気がはのBを ヤマーチング本の工程は切断・分別の即扱いずれ でもよく、ま子被盗やプロセスの意識化KISを もやりやすい工程で行えばよい。

(実施例)

次に、本発明について図面を参照して取明する。 第1図は完成した仮数の側面及び断面を扱わし ている。第2図以は本接触の糾立に用いるブリン ト配割蓄板の側断面図、何図側はとのブリント配 継帯板の平面部分図である。以降図面にない縁立 工程を説明する。

ブリント配施基板1代半導体ペレット3をソル ダー2で取りつけ固定し、ポンディングワイヤー 4 で結譲する。この様子を無3関に示す。次に、 衆子面を制度5で刺止する。対止は全面でも部分 的に行ってもよい。第4回にこれを示す。最後に 衆子を切断分離し発成品となる。この様子を無5 国に示す。切断はスルーホールの中央部を正確に 行う事により、裏面の実長用コンダクトとの連絡 を扱うことなく分離出来る。

1 …… ブリント配知芸板、2 ……マウントソル ダー、3 ……半導体ペレット、4 ……ギンディン グワイヤー、5 ……対止供后。

代理人 并理士 内 原

(身根の効を)

以上和明した様に、本質明によれば加工物度が 其く品質のよい、小型リードレステップニュリア 果子が待られる。外形は従来のリード加工による ナップキュリアに比較し30~50を小型化する平 ができ、今後の小型化志向にも十分対応できる。 果子は小型のダイメードやトランジスまから、大 形の171ま子生で広く選用出来、その効果に何 り知れない。

4. 四面の簡単な説明

第1回は本発明の一実現例による牛導体装置の 部分新面を示した側面図である。

第2個以少よび第2個的はそれぞれブリント配 銀子者の断面シよび平面団である。

気3円はブリント配製蓄板に半減はペレットを 搭載し外配は子と結結した様子を表わしている側 面図である。

第4 歯は半導体素子面を促送用断筋で対止した 様子を表わず断面器である。

